泛研网

公众版 查看说明
信息服务系统2025版

芯片突破在望！上海市2025年集成电路研究资助全解读

发布机构：（略）

发布日期： 附件：0个

重点摘要

关键词
一、征集范围   （略）方向1：强流电子束（略）源研究   研究目（略）刻的需求，研究基于（略）辐射功率。   研（略）强流电子束与等离子（略）构建多物理场耦合的（略）束电离连续气流产生（略）、等离子体辐射极紫（略）于模拟平台，开展电（略）参数优化和鲁棒性研（略）率和稳定性。   （略）0月01日至202（略） 经费额度：定额资（略）目，每项资助额度1（略）：光刻光源高精度光（略）开展17、18价钆（略）研究，实验上获得其（略）波段范围内的高精度（略）近谱线波长不确定性（略）  研究内容：基于（略）焦场谱仪等装置，开（略）荷态离子光谱实验研（略）除离子位置差异产生（略）高精度测量，同时结（略）模拟并分析不同价态（略）光源的优化研究提供（略）。   执行期限：（略）至2027年09月（略）：定额资助，拟支持（略）助额度100万元。（略）光驱动X射线光源研（略）高分辨X射线光刻需（略）激光驱动的高效X射（略）光源能量范围0.5（略）8%。   研究内（略）仿真筛选合适靶材体（略）驱动产生X射线光源（略）析激光功率、脉宽、（略）构等参数对X射线光（略）影响。基于先进靶材（略），优化提升激光到X（略）。   执行期限：（略）至2027年09月（略）：定额资助，拟支持（略）助额度100万元。（略）m纳米孔/柱阵列的（略）耦合机制研究   （略）面积亚20nm纳米（略）写面临的基础性难题（略）显影过程中“电子-（略）尺度作用及耦合机制（略）/柱阵列图形跨尺度（略）影分子扩散动力学理（略）硅基衬底的拼接精度（略）²大面积亚20nm（略）、显影及图案转移工（略）究电子在亚20nm（略）射沉积机理及规律、（略）论、以及热-机械耦（略）究直写时拼接误差调（略）控制），并配合相应（略）研发一套毫米级大面（略）阵列电子直写曝光、（略）。   执行期限：（略）至2027年09月（略）：定额资助，拟支持（略）助额度100万元。（略）物界面协同缺陷修复（略）立短波长紫外曝光图（略）协同设计准则，构建（略）D尺寸与不同嵌段共（略），提升图形保真度，（略）宽均匀性，实现位错（略）颗/平方厘米。  （略）紫外曝光诱导的光刻（略）分子链重排路径的动（略）自组装缺陷在刻蚀过（略）演化规律（缺陷跨尺（略）物界面协同缺陷修复（略）2025年10月0（略）30日。   经费（略）不超过1个项目，每（略）   方向6：嵌段（略）究   研究目标：（略）度约束下的微观分子（略）大于26nm、线宽（略）结构。研究纳米结构（略）建立适配的器件工艺（略）到10的7次方。 （略）共聚物在受限环境中（略）研究其化学组分、分（略）热处理条件对纳米结（略）响机制，建立稳定可（略）究与该工艺相适配的（略）控介电层、金属栅材（略）工艺流程。研究不同（略）的影响规律，揭示嵌（略）与器件性能间的关联（略）2025年10月0（略）30日。   经费（略）不超过1个项目，每（略）   方向7：极微（略）造研究   研究目（略）材料晶体管的非光刻（略）极材料空间分辨率≤（略），解析材料与二维半（略）备的极微缩二维器件（略）沟道长度≤5nm，（略）备的二维晶体管器件（略）²/Vs，开态电流（略）流≤1pA/µm，（略）dec。   研究（略）材料和电极材料的非（略）二维半导体界面纳米（略）研究建立原位结构及（略）界面形成机理。研究（略）火工艺等对极微缩器（略）设计性能优化的策略（略）密度的二维晶体管。（略）5年10月01日至（略）。   经费额度：（略）1个项目，每项资助（略）方向8：纳米光刻基（略）面向鳍式场效应晶体（略）纳米光刻工艺，实现（略）3:1、线边缘粗糙（略）0，侧壁垂直度不低（略）小于200µm×2（略）容：研究纳米结构制（略）选最佳材料。研究周（略）曝光邻近效应消除方（略）艺，消除干刻蚀中的（略）限：2025年10（略）9月30日。   （略）支持不超过1个项目（略）元。   方向9：（略）动态原位表征研究 （略）共聚物高分子自组装（略）级有序结构动态演化（略）-介观-宏观）时空（略）场耦合条件下自组装（略）陷形成与湮灭的分子（略）框架。至少阐明两种（略）膜厚工艺窗口两倍以（略）向纳米尺度高分子自（略）究，聚焦嵌段共聚物（略）件下的动态组装过程（略）、电磁场、表面场等（略）缺陷的产生与湮灭的（略）征系统，构建实验-（略） 执行期限：202（略）27年09月30日（略）资助，拟支持不超过（略）100万元。   （略）   方向1：超薄（略）研究   研究目标（略）化需求，突破超薄自（略）高强度大面积薄膜制（略）透过率>70%、薄（略）膜口径＞20mm。（略）质结界面对BEUV（略）理，研究超薄自支撑（略）发展亚纳米表面粗糙（略）支撑薄膜制备与优化（略）膜的性能表征方法研（略）025年10月01（略）0日。   经费额（略）超过1个项目，每项（略）  方向2：新型光（略）极紫外光刻中的应用（略）对极紫外光刻胶光子（略）起的随机性问题，探（略）（纯度≥98%，金（略）存稳定性≥6个月）（略）合型共聚树脂分子量（略）分子量偏差≤500（略）树脂中各共聚单体摩（略）实现光刻分辨率≤1（略）2nm。   研究（略）极紫外光高吸收的光（略）库、研究此类光酸单（略）反应动力学、探索可（略）合树脂结构的产酸机（略）对光刻胶性能的优化（略）2025年10月0（略）30日。   经费（略）不超过1个项目，每（略）   方向3：边缘（略）现与电学性能研究 （略）半导体面内共价连接（略）征手段，实现接触电（略）效应迁移率≥100（略）关比≥10的6次方（略）二维半导体横向肖特（略）细表征策略。结合实（略）一维线接触的电荷注（略）界面耦合与接触电阻（略）态的调控规律，提出（略）缘接触方案。   （略）0月01日至202（略） 经费额度：定额资（略）目，每项资助额度1（略）：二维半导体原子层（略）：针对亚纳米节点先（略）开发原子级精度的可（略）面向MoS2、WS（略）原子级精度的ALE（略）圆上实现埃级均匀性（略）nm），原子层刻蚀（略）cle；建立二维半（略），揭示相关ALE反（略）究内容：结合分子动（略）构建多物理场模型，（略）/解吸机制，量化活（略）离子型或其它新机制（略）限制反应动力学机制（略）密度等。构筑二维半（略）工艺与量产工艺兼容（略）。   执行期限：（略）至2027年09月（略）：定额资助，拟支持（略）助额度100万元。（略）器件在存储及神经形（略）究   研究目标：（略）℃）CMOS兼容铪（略）0µC/cm²）制（略）脉冲（200ps）（略）/界面调控机制，阐（略）机理。提出新型存算（略）N）架构，相较于目（略）离的传统硬件架构实（略）10倍以上的系统优（略）用第一性原理计算研（略）制，开发ALD低温（略）掺杂、薄膜结构、退（略）层材料等对铁电极化（略）究可直接匹配晶圆器（略）试表征方法。探究相（略）极化的调控机制。制（略）重构器件原型，设计（略）NN架构。   执（略）月01日至2027（略）经费额度：定额资助（略），每项资助额度10（略）先进纳米互连中的薄（略）   研究目标：面（略）求，针对互连电阻和（略）建立铜和替代金属材（略）度局域应力理论模型（略）的制备和薄膜生长应（略）分辨率5×10的-（略）线局域应力、薄膜微（略）膜电阻率的调控。 （略）金属晶界，发展截交（略）方法，研究铜和替代（略）截交线稳态结构、局（略）建立薄膜原位应力监（略）和替代金属薄膜的生（略）膜过程、薄膜织构、（略），以及薄膜电阻率的（略）膜电阻率和互连线可（略）期限：2025年1（略）09月30日。  （略）拟支持不超过1个项（略）万元。   专题三（略）   方向1：基于（略）计研究   研究目（略）研发推理能力增强的（略）语言模型，模型支持（略）级设计效率5倍以上（略）发基于数字集成电路（略）成的大语言模型方法（略）TL生成准确率可达（略）生成实现在商用工具（略）备泛化特性，相结合（略）合协同优化设计。 （略）电路设计，研究数据（略）语言模型的训练方法（略）练方法。对于数字电（略）用领域Verilo（略）提升和反馈优化方法（略）数字和模拟电路的协（略）执行期限：2025（略）7年09月30日。（略）助，拟支持不超过1（略）00万元。   方（略）的掩膜规则检查算法（略）向先进节点下对全芯（略）版的规则检查，制定（略）设计规则体系，在检（略）础上（即覆盖国际主（略）有违例），检测效率（略）0-20倍，并完成（略）场景验证。   研（略）艺节点精度需求的掩（略）立曼哈顿及曲线掩膜（略）线间距、拐角间距、（略）尺寸、凹槽和凸起容（略）杂规则的完整描述与（略）技术，探索全芯片尺（略）、智能化检查方法；（略）部署；在20nm及（略）算法典型规则检查验（略）025年10月01（略）0日。   经费额（略）超过1个项目，每项（略）  方向3：先进光（略）  研究目标：发展（略）态先进光刻装备超精（略）实现微秒级动态仿真（略）性。构建先进光刻装（略）模型，实现参数预测（略）障预测准确率90%（略）超精密机电系统的调（略）和精准决策，提高系（略）  研究内容：研究（略）变形、控制与扰动分（略）框架，构建先进光刻（略）体，揭示系统耦合特（略）运行数据、工艺设计（略）发先进装备超精密机（略）高精度的运行状态预（略）标协同优化下的设备（略）行期限：2025年（略）年09月30日。 （略），拟支持不超过1个（略）0万元。   方向（略）沉积研究   研究（略）物理与人工智能双驱（略）高效的薄膜沉积工艺（略）的工艺优化方法（例（略）等），试验次数缩短（略）20%，效率提升5（略）匀度降低30%以上（略）以上，且在2种以上（略）  研究内容：结合（略）动、传热、化学反应（略）膜沉积工艺参数与工（略）耦合关系的模型。采（略），进行模型工艺参数（略），提高工艺性能与一（略）2025年10月0（略）30日。   经费（略）不超过1个项目，每（略）   方向5：基于（略）光刻胶性能预测研究（略）紫外高分辨光刻胶性（略）的化学信息、工艺参（略）移的理论驱动机器学（略）特征以及光刻性能指（略）糙度和关键尺寸一致（略）键工艺特征≥5个，（略）；迁移训练需求数据（略）预测误差≤10%。（略）备可解释可迁移的理（略）于高质量的极紫外高（略）度、谱学信息等）、（略）构等）、工艺参数（（略）通过理论知识、白盒（略）刻胶光刻工艺中可实（略）胶性能。分析可解释（略）刻性能的重要描述符（略）集进行新型极紫外高（略）预测。   执行期（略）1日至2027年0（略）额度：定额资助，拟（略）项资助额度50万元（略）进工艺的多模态原位（略）目标：针对全环绕栅（略）FET）先进工艺中（略）退化问题，揭示复杂（略）规律，研发片上多模（略）以上老化效应的原位（略）值电压测量精度达到（略）≤0.01mm²，（略）   研究内容：基（略）方法，研究GAAF（略）应力加载之间的演化（略）型。设计片上多模态（略）器学习算法提升多老（略）精度，开发自适应控（略）的实时补偿。在不少（略）技术验证，并对比分（略）尺度下的老化特性差（略）025年10月01（略）0日。   经费额（略）超过1个项目，每项（略）  方向7：AI赋（略）制造中硅基PUFs（略）建人工智能（AI）（略）基物理不可克隆函数（略）取模型，解决硅基P（略）定性和安全性问题，（略）温度-40℃~80（略）习攻击预测位准确率（略）有硅基PUFs存在（略）源可控性与稳定性矛（略）源结构抗建模性缺陷（略）制造工艺之间的关系（略）Fs熵源响应的AI（略）基PUFs响应偏差（略）击防御机制，提升硅（略）性的性能。   执（略）月01日至2027（略）经费额度：定额资助（略），每项资助额度10（略）先进量测   方向（略）子断层成像与三维重（略）发展针对全环绕栅极（略）三维器件结构的电子（略）。与现有电子断层测（略）及成像灵敏度提升2（略）短30%以上。  （略）全环绕栅极晶体管（（略）特征，开发能够进行（略）电子断层扫描方法，（略）照损伤。研究基于电（略）正等高精度结构重建（略）建具有良好泛化性的（略）完成三维测量技术验（略）025年10月01（略）0日。   经费额（略）超过2个项目，每项（略）  方向2：基于A（略）   研究目标：研（略））悬臂梁三维形变同（略）FM的三维纳米结构（略）Z三维定位分辨率2（略）1，横向分辨率＜5（略） 研究内容：研究A（略）深宽比结构中的有效（略）扭曲和高度变化的测（略）形变的同步测量，精（略）力矢量。开发用于大（略）法，制定扫描策略，（略）的矢量扫描，满足先（略）大深宽比结构的测量（略）法，提高测量精度和（略）：2025年10月（略）月30日。   经（略）持不超过1个项目，（略）。   方向3：面（略）程高精度全场测量研（略）面向集成电路制造掩（略）全场三维形貌测量方（略）向)测量范围≥65（略）视场)，深度方向实（略）下达到小于30nm（略）比达到10的6次方（略）波长标定、多频率合（略）大量程高精度三维形（略）和高精度相互制约的（略）验，验证测量性能指（略）的标准样本的高精度（略）行期限：2025年（略）年09月30日。 （略），拟支持不超过2个（略）0万元。   方向（略）分辨无损检测研究 （略）内部应力缺陷精确定（略）μm芯片样品内部应（略）分析，应变检测灵敏（略）的-4次方，二维应（略）n（10×10μm（略）：针对先进制程芯片（略）X射线高穿透性和高（略）征方法。开发基于机（略）像质量和检测效率。（略）分布之间的关系，建（略）力无损表征流程。 （略）年10月01日至2（略）   经费额度：定（略）个项目，每项资助额（略）向5：基于双溯源体（略）纳米融合计量研究 （略）英寸晶圆跨尺度计量（略）可溯源光栅干涉仪与（略）生机理与测量误差最（略）系下12英寸晶圆的（略）计量定值方法，实现（略）测量范围内最优定位（略）m，1℃温度变化下（略）。   研究内容：（略）激光干涉仪融合定值（略）尺度宏微测量过程中（略）于热膨胀抑制及热漂（略）方法，进行测量系统（略）研究晶圆定位精度标（略）开发微纳结构高精度（略）源体系的测量准确性（略）12英寸晶圆标准片（略）   执行期限：2（略）2027年09月3（略）非定额资助，拟支持（略）助额度不超过300（略）维集成   方向1（略）三维集成无线接口研（略）大算力系统对高密度（略）有TSV+μBum（略）杂、可扩展性受限等（略）的新形态太赫兹三维（略）高密度、高能效及高（略）能耗效率优于1pJ（略）b/s/mm²，堆（略）道最高数据率超过1（略）究内容：研究三维堆（略）与分析，优化信道损（略）的信道模型。探索高（略）与检测的机制。研发（略）新型调制解调技术。（略）完成功能和性能的验（略）025年10月01（略）0日。   经费额（略）超过2个项目，每项（略） 方向2：面向三维（略）研究   研究目标（略）凸点三维集成芯片制（略）则，提出增强三维集（略）可靠性提升方法，开（略）-晶圆的混合键合工（略）器件的电子迁移率和（略）制。   研究内容（略）三维集成芯片的关键（略）SV刻蚀工艺、混合（略）片-晶圆对准和芯片（略）键合界面材料、结构（略）的内在关系和影响机（略）物理场和TCAD等（略）研究TSV、混合键（略）键器件性能的影响机（略）限：2025年10（略）9月30日。   （略）支持不超过1个项目（略）元。   方向3：（略）究   研究目标：（略）堆叠层数>3层，总（略）高效散热方法，形成（略）、数据充分的三维集（略）求散热能力>100（略）限散热能力>200（略）100℃，中间层芯（略）W/cm²，芯片均（略）小温度差）   研（略）于液冷散热、热电制（略）料散热、高导热材料（略）度热仿真、材料制备（略）计、微纳制造与可靠（略）方法，丰富三维散热（略）性、结构参数与散热（略）升三维集成芯片散热（略）2025年10月0（略）30日。   经费（略）不超过2个项目，每（略）   方向4：基于（略）能三维集成研究  （略）型激光与玻璃的相互（略）结构的整体应力匹配（略）通孔（TGV）互连（略）器件键合的三维集成（略）璃晶圆上，实现TG（略）0：1，RDL互连（略）、叠层不少于3层，（略）在同一TGV基板上（略）内容：研究12英寸（略）蚀成型与侧壁微裂纹（略）通孔侧壁金属化和填（略）基板上的RDL多层（略）质层与互连金属之间（略），优化多层结构的C（略）2W键合仿真模型及（略） 执行期限：202（略）27年09月30日（略）资助，拟支持不超过（略）100万元。   （略） 方向1：低温CM（略）化研究   研究目（略）低温标准单元库与功（略）7K温度下相比静态（略）迟下降与30%以上（略）压频率调整，实现系（略）以上功耗降低。  （略）MOS在高能效计算（略）量低温器件测试方案（略）靠性与局部/全局差（略）库设计与综合算法等（略）低功耗低温电路的优（略）辑电路的延迟与功耗（略）电路设计领域的基础（略）执行期限：2025（略）7年09月30日。（略）助，拟支持不超过2（略）00万元。   方（略）发与应用研究   （略）化、阻变、相变等新（略）的物理机制，制备先（略）件，实现室温下10（略）度、单次操作能耗小（略）于1e10。利用上（略），设计高效概率算法（略）推断、可逆布尔逻辑（略）在该应用达到世界领（略）五位数以上水平）。（略）MOS兼容的概率比（略）法，完成器件制备，（略）测试和可靠性测试，（略）随机翻转速度、单次（略）研究器件的随机特性（略），建立基于该器件物（略）路和高效的概率算法（略）应用潜力。搭建器件（略）计算的应用。   （略）0月01日至202（略） 经费额度：定额资（略）目，每项资助额度1（略）：基于铁电器件的新（略）  研究目标：研究（略）法，提出基于铁电器（略）方案，实现铁电器件（略）2，读写操作电压≤（略）≤1pJ。研发对应（略）4bit精度峰值算（略）S/W（28nm工（略）面向特定的计算范式（略），开发铁电器件的操（略）计算单元，提出对应（略）路和硬件映射方案，（略）可靠，高性能新型计（略）行期限：2025年（略）年09月30日。 （略），拟支持不超过2个（略）0万元。