项目来源

韩（略）科（略）

项目主持人

오（略）

项目受资助机构

금（略）대（略）산（略）단

项目编号

1（略）1（略）4（略）

财政年度

2（略）,（略）9

立项时间

未（略）

研究期限

未（略） （略）

项目级别

国（略）

受资助金额

3（略）0（略）.（略）元

学科

未（略）

学科代码

未（略）

基金类别

중（略）R（略）량（略）R（略）

关键词

未（略）

参与者

未（略）

参与机构

未（略）

项目标书摘要：연구（略）고속 디지털 차동（略）w-Voltage（略）al Signal（略）시간 수신하여 저（略）PC 접속 인터페（略） 또는 USB 3（略）:Matlab과 （略）신 속도:순간 최（略）시 최대 400M（略）DS 연결:2 L（略） Lane 확장이（略）DS는 고속의 근（略）전송기술로 물리계（略）/EIA-644로（略）CD 모니터 등에（略）C로 수Gbps급（略）나 DVI 등의 （略）*최근에는 초고속（略）-to-Digit（略）r)에서 출력신호（略）음*본 과제에서는（略） 내장한 FMCW（略）루션인 TI사의 （略）하는 원 신호(R（略）력인 LVDS를 （略）장하는 DAQ(D（略）tion)보드 개（略） DAQ 제품으로（略）하는 범용의 고속（略） 장치를 시판하고（略）의 고가임*본 과（略）현재 개발 중인 （略）레이더 보드에 적（略）임 형식에 대하여（略）득하는 보드를 저（略）개발된 인터페이스（略）를 활용하여 획득（略） 장애물 탐지를 （略） 활용할 예정  （略）의 물리계층 규격（略） 각각 다음과 같（略）EIA-644:L（略）25Gbps-AN（略）644-A:LVD（略）tidrop-AN（略）899:M-LVD（略）t,Max 250（略）는 LVDS에 대（略） FPGA를 기반（略）DS 인터페이스는（略）기능을 사용-직별（略）Des IP co（略）보로 사용하는 것（略）attice FP（略）C와 연결 기술의（略）N 연결의 경우-（略）는 MAC과 PH（略）PGA에서는 MA（略）현하고 물리계층은（略） RGMII(Re（略）it Media-（略） Interfac（略）Serial GM（略）-FPGA에서 제（略）core를 사용할（略）기술의 구현:US（略）PGA에서 USB（略）를 위한 FIFO（略）party IP （略）있음-고가의 US（略）re를 사용하기 （略）USB3.0 IC（略）환성 측면에서 유（略） IC와 FPGA（略）는 32비트 FI（略）제어신호로 병렬 （略）W:Matlab에（略）전용 SW로 PC（略）가능하지만 많은 （略）하고 알고리즘을 （略）tlab을 사용하（略） 함-PC의 HD（略）것은 내부 cac（略）른 프로그램에서 （略）-PC에서의 수신（略）에서 이루어지며 （略）고리즘 처리가 가（略） 개발하여 제공 （略） 제공하는 Dat（略）on Toolbo（略）nt Contro（略）활용하여 LAN （略）ort로 연결하여（略）터를 내부 버퍼로（略）시간성 확인-본 （略）의 직접적인 활용（略）이용한 로봇의 전（略） 위한 실시간 속（略）pdate Rat（略）,일반적인 경우 （略）-실시간 응답성을（略）는 10ms 이내（略）수신 데이터의 무（略）이는 장애물에 대（略）것으로 평가   （略） LVDS신호를 （略）수신하는 보드를 （略）으로 분석 및 관（略）목표로 함*이러한（略）CD 인터페이스,（略）다양하게 활용되고（略）의 데이터 분석에（略） LVDS는 25（略）ADC에 많이 사（略）뿐만아니라 비디오（略）등의 출력 값을 （略）고 분석하는데 활（略）서는 FMCW 레（略）PC로 획득하기 （略） 각종 알고리즘의（略）