项目来源

台（略）府（略）金（略）B（略）

项目主持人

陈（略）

项目受资助机构

台（略）合（略）子（略）系

立项年度

2（略）

立项时间

未（略）

项目编号

M（略）1（略）2（略）-（略）9（略）8

项目级别

省（略）

研究期限

未（略） （略）

受资助金额

8（略）0（略）台（略）

学科

电（略）工（略）

学科代码

未（略）

基金类别

技（略）/（略）助

体（略）;（略）放（略）S（略）;（略）式（略）R（略）保（略）(（略） （略）体（略）电（略）;（略）压（略）E（略） （略）向（略）氧（略）体（略）电（略） （略）次（略）流（略）2（略） （略）脉（略）仪（略）触（略）电（略）V（略） （略）高（略） （略）k（略）g（略） （略）l（略）r（略）a（略） （略）c（略）g（略）S（略）;（略）b（略）e（略）C（略） （略）d（略） （略）t（略）(（略） （略）u（略）-（略）y（略）d（略）;（略）e（略）i（略） （略）r（略）r（略）(（略）)（略）L（略）r（略）d（略）l（略）i（略）s（略）M（略）

参与者

陈（略）陈（略）

参与机构

未（略）

项目标书摘要：超高（略）h-Voltage（略）晶体(Latera（略）MOSFET;LD（略）/AC 或AC/D（略），因此超高压LDM（略）转换模组(例如太阳（略）重要角色。本计划接（略）60V)电力组件的（略）性能力相当差的超高（略） 组件，如何利用体（略） 工程技术提升其抗（略）。由於电压更高的超（略）其抗ESD 的能力（略）体电路更差。又因为（略）LDMOS 组件必（略）使其具有较佳的可靠（略）积体电路中，高可靠（略）元件应该具有一个较（略）t1)、高的等效抗（略）高的保持电压(Vh（略）超高压 N 型通道（略）S)电晶体，若元件（略）几个严重缺点，包括（略）t1 太高、Vh （略）不能完全导通而导致（略）力太低。反观SCR（略）积有非常强大的静电（略）应用里；但它也有一（略）等。因此我们试想将（略）起，利用在UHV （略）植入P+来形成nL（略） 结构。因此本年度（略）高压 nLDMOS（略）R 的不同布局方式（略）EOS 免疫力的提（略）分则为在超高压 L（略）极端(bulk/s（略）程，也就是说在体极（略）eld-oxide（略）)形成离散结构，透（略）其数值对抗ESD （略）种体/源极端离散分（略）S 寄生BJT 的（略）提升静电放电It2（略）对静电放电防护能力（略）及影响是多少?本计（略）的超高压 nLDM（略）构及nLDMOS （略）利用EDA 软体加（略）下线後的超高压LD（略）内镶式SCR 的抗（略）S 免疫力分析，我（略）仪、HBM 测试来（略）电力转换IC 使用（略）镶式SCR 及nL（略）散分布型式如何达到（略） 免疫力的布局调变（略）

Applicati（略）: An UHV （略）pular use（略）/DC or DC（略）nverter i（略）ircuits.T（略）cted as a（略） roles in（略）cell powe（略）c module.（略）r previou（略）V)experie（略）s current（略）is projec（略）ocus on t（略） robustne（略） immunity（略）es of a n（略） 300V LDM（略）rain-side（略）n SCR and（略）e enginee（略） power co（略）hnology,a（略）ructure i（略）efficienc（略）d have lo（略）ing volta（略）her secon（略）own curre（略）higher ho（略）ge(Vh).Th（略）s UHV pow（略）nit will （略）guarantee（略）ESD prote（略）tness and（略）rical ove（略）tch-up)im（略）an UHV nL（略） power in（略）,it has s（略）ous disad（略）cluding V（略）igh,Vh is（略）e device （略）finger st（略）’t comple（略）n,resulti（略）nit area （略）ess is ve（略）nwhile,an（略）very stro（略）city per （略）ut it als（略）weak poin（略）g the Vh （略）Therefore（略）htening a（略）his proje（略）rate thes（略）nents tha（略）-side of （略）s implant（略）tructure （略）UHV LDMOS（略）CR struct（略）re,the fi（略） this pro（略）im to ver（略）luences a（略）of an UHV（略）edded SCR（略）rent P+la（略）s in the （略）to the an（略）stness an（略）ity level（略）d part of（略）ing proje（略） bulk/sou（略）ring of t（略） nLDMOS.T（略）is at the（略）n which s（略）d non-eve（略）uous fiel（略）ices(FODs（略）d to the （略） of UHV n（略）es.We aim（略）ase the R（略）of a para（略）f an UHV （略）e bulk/so（略）ith an in（略）ice cell （略）herefore,（略） to verif（略）ences and（略） an UHV n（略）different（略）e layout （略）the anti-（略）ess and E（略） levels.T（略）high reli（略）an UHV 30（略）mbedded S（略）and bulk/（略）ctures of（略）V nLDMOS （略）igned and（略）by the ED（略）s such as（略）and 3-D D（略）the measu（略）analysis （略）w designe（略）s,beside （略）ting,the （略）veloped t（略）-line pul（略）em in our（略）D/LU test（略） used to （略）nd,high a（略）ustness/E（略） capabili（略） UHV nLDM（略） SCRs and（略）k/source （略） can be a（略） its opti（略）t model a（略）ion model（略）tablished（略）oject,whi（略）pplied to（略）or DC/AC （略）ter circu（略）ith a hig（略）ty robust（略）

项目受资助省

台（略）