项目来源

韩（略）研（略）(（略）)

项目主持人

윤（略）

项目受资助机构

연（略）교

立项年度

2（略）

立项时间

未（略）

项目编号

2（略）R1A6A3A01012752

项目级别

国（略）

研究期限

未（略） （略）

受资助金额

4（略）0（略）.（略）元

学科

未（略）

学科代码

未（略）

基金类别

이（略）기（略）사（略）초（略）반（略）업（略）후（略）양（略）

3（略）적（略）C（略） （略） （略） （略）이（略）심（略）플（略）션（略）메（略）스（略） （略）시（略）;（略） （略） （略）칭（略）3（略）t（略）e（略）C（略） （略）c（略）i（略）i（略）e（略）y（略）D（略）-（略）t（略） （略）l（略）t（略） （略）e（略）y（略）o（略）e（略）t（略）a（略） （略）t（略）;（略）a（略）n（略）a（略） （略）f（略）h（略）

参与者

未（略）

参与机构

未（略）

项目标书摘要：연구（略）핵심인 IoT, （略）인공지능 환경에서（略）림 프로세싱, 그（略）러닝등의 데이터 （略） 워크로드들은 순（略）스트 프로세서와의（略）ication 및（略） 특성에 따른 병（略）메모리-스토리지 （略）모리 바운드/IO（略）지연, 데이터의 （略）emory Acc（略） 지역성, 낮은 （略）의한 메모리 접근（略）성 저하, 입력데（略）인한 I/O Wa（略）증가 등의 문제점（略）근 이러한 문제점（略）차원 적층 구조를（略）sing-In-M（略） 과 같은 Nea（略）essing (N（略）스토리지 부터 프（略）이동 (data （略）줄이고, 어플리케（略）따라 처리 계층 （略） layer) 을（略）이터 이동에 따른（略）자 하는 시도가 （略）발열에 취약한 D（略） 문제로 인해 그（略）이다. 따라서 본（略）심적 어플리케이션（略） 메모리-스토리지（略） NDP가 직면 （略）해결하고, 데이터（略）의 수행 특성을 （略）성 (Scalab（略）, 발열에 우수한（略）l Friendl（略）원 적층 구조의 （略）Change-Me（略） 메인 메모리와 （略）의 레이어로 통합（略） 지능형 융합 메（略）다. 이를 위하여（略） 저전력, 고성능（略）하는 멀티 디멘셔（略）복합 어레이 모듈（略）리 접근 패턴에 （略）PIM 모듈의 연（略）한 데이터 스트림（略） 부스터 모듈, （略）물리적 주소 변환（略）상을 위한 고성능（略）모듈을 설계 한다（略）4차 산업을 견인（略）플리케이션 구동에（略）리 시스템에서 더（略）는 “Memory（略） 메모리 대역폭 （略）성능 저하) 의 （略）복하고, 4차 산（略）되는 컴퓨팅 기술（略）다.