作为物联网通信的重要组成部分,卫星物联网通信已经受到了工业界和学术界的广泛关注。然而,在极低信噪比、大多普勒频移和传输时延等不利条件下实现可靠的卫星物联网通信具有很大的挑战性。鉴于此,探索高效的物理层帧结构方案、编码调制方案和接收机同步方案以及多用户传输方案就变得尤为重要了。本论文针对卫星物联网传输中物理层帧结构方案、编码非相干LoRa系统方案、接收机同步方案和多用户传输方案的设计与优化展开研究工作,主要研究成果概括如下:（1）针对卫星物联网传输的导频资源受限和标准导频符号辅助调制（PSAM）帧结构局限性的问题,设计并优化了一种通用的PSAM帧结构。以联合数据辅助与非数据辅助的频偏估计克拉美罗界为准则,利用经典的控制变量法分别对通用PSAM帧结构中的导频图样和数据图样进行优化,从而得到了一类实用的优化PSAM帧结构。仿真结果表明,在短数据包传输和长数据包传输下,优化PSAM帧结构的CRB性能要优于标准PSAM帧结构的1～2个数量级;基于优化PSAM帧结构的几种编码调制方案均获得了接近于理想情况的误码性能,且要比基于标准PSAM帧结构的方案好0.6 dB～2.25 dB。（2）针对卫星物联网传输的极低信噪比环境和现有Hamming-LoRa方案难以保证高可靠性问题,研究了编码非相干LoRa系统的非相干解调方法及其最优码率,由此提出了一种低复杂度的软输出非相干解调方法和选择了最优码率下性能优异的编码方案。所提的解调方法可以降低原方法的对数运算量且不会带来性能损失。根据编码非相干LoRa系统的信道容量与信噪比及编码码率之间的关系,仿真发现了不同扩频因子下该系统在码率接近于0.5时达到了相应的信噪比门限;同时比较了码率等于或接近0.5的Hamming码、BCH码、RS码、Turbo码、LDGM码和LDPC码级联LoRa调制方案性能。仿真结果表明Turbo-LoRa和LDPC-LoRa方案获得了最优的误码性能且优于Hamming-LoRa方案5 dB以上。（3）针对卫星物联网传输中存在的导频资源和存储资源双重受限问题,提出了一种基于数据辅助的联合并行频相估计与分块数据补偿方案。该方案提供了一个对莱斯K因子不敏感的自相关频偏估计器和一个低复杂度且强鲁棒性的最大似然相偏估计器,同时使用了比传统补偿方案更低的存储消耗来改善残留频偏对系统性能的影响。另一方面,针对卫星物联网传输中存在的大多普勒频移和传输时延问题,设计了一种基于DFT的联合定时同步与频偏估计方案。与现有同步方案不同,该方案只需要估计出一个关于传输时延和多普勒频移的联合偏移量。仿真结果表明,当多普勒频移和传输时延同时存在时,基于所提同步方案的Turbo-LoRa系统仍可以在极低信噪比下获得接近于理想情况的误码性能。（4）针对卫星物联网多用户传输中存在的极低信噪比、大多普勒频移和传输时延问题,尝试将LoRa技术应用到卫星物联网中,由此设计了基于不同扩频因子LoRa调制的多用户上行传输方案和基于Walsh-LoRa技术的多用户下行传输方案。同时利用所提的同步方案来消除每个用户上的多普勒频移和传输时延。仿真结果表明当多普勒频移和传输时延同时存在时,这两种多用户传输方案仍能够获得优异的误码性能,但会牺牲存储资源或增加复杂度。

为了能够同时优化局部可修复码的平均信息修复度、平均修复度以及更新复杂度,并降低构造局部可修复码的算法复杂度,通过分析Tanner图的特点,提出了一种新的构造方法。首先,对局部校验节点进行设计,在满足局部可修复码的平均信息修复度为最优的基础上,通过区分局部组的特点,对重叠组进行分类构造,优化码的平均修复度;其次,对全局校验节点进行设计,优化码的更新复杂度;最后对构造码的算法复杂度进行分析和对比。结果表明,所提出的方法优化了以上所述的性能,且降低了局部可修复码在构造过程中的复杂度。

基于校验矩阵/生成矩阵结构,低密度校验（Low Density Parity-Check,LDPC）码可以分为耦合LDPC码和分组LDPC码。耦合结构的LDPC码以良好的迭代译码性能和较低的译码时延而备受学者们的关注。本文针对耦合LDPC码适用的几种重要的场景,分别对空间耦合LDPC码和全局耦合LDPC码的构造、分析和译码等关键技术展开研究工作,主要包括二元和多元非均匀空间耦合LDPC码的优化,咬尾结构全局耦合LDPC码的构造与分析,高斯混合突发删除错误信道下全局耦合LDPC码设计,基于列表辅助的空间耦合LDPC码的高可靠滑窗译码（Sliding Window Decoding,SWD）算法等。主要研究成果概括如下:（1）针对连续流大数据业务中一般时变的空间耦合LDPC码硬件存储需求较大,而设计具有非时变或周期性的空间耦合LDPC码难以保证其可靠性的问题,结合拆解（Unwrapping）、扩展和掩模等操作提出了基于两阶段扩展构造周期时变空间耦合LDPC码的方法。该方法结合两次扩展和LDPC分组码的代数构造技术来设计空间耦合LDPC码的校验矩阵,有效的降低了其错误平层,并提高了可靠性。本文针对构造性能好的多元空间耦合LDPC码的问题,提出了多元随机码集和基模图码集的迭代译码门限计算方法。仿真结果表明,利用该方法优化的多元空间耦合LDPC码具有逼近容量限的译码门限,而在采用泛洪译码（Flooding-Schedule D ecoding,FSD）策略和SWD策略译码时均有较好的瀑布区性能,且误包率10-4前未见到明显的错误平层。（2）针对卫星和地面数据业务中可靠性要求较高的场景中,全局耦合LDPC码存在高连通性的全局校验节点会增加短环的问题,本文提出了具有咬尾（Tail Biting）结构的全局耦合LDPC码,并分别结合代数和组合设计提出了两种设计具有准循环结构的咬尾全局耦合LDPC码的方法。第一种方法,通过对代数构造的LDPC分组码的校验矩阵进行重复、提取和掩模操作后获得具有全局耦合关系的码。该方法不仅保证了全局耦合LDPC码中全局部分的校验矩阵满足行列约束（Row-Column Constraint）,而且提高了可靠性以及码长的灵活性。第二种方法借鉴了不完全区组设计（Balanced Incomplete Block Design,BIBD）方法构造LDPC分组码和非时变空间耦合LDPC码的思想,提出了一种特殊的Packings来建立具有咬尾结构关联矩阵,从而获得相应的全局耦合LDPC码。仿真结果表明,该咬尾全局耦合LDPC码在加性高斯白噪声信道（Additive White Gaussian Noise Channel,AWGNC）和二进制删除信道（Binary Erasure Channel,BEC）下均能获得较好的性能。（3）针对卫星通信及存储等含有突发噪声的应用中,全局耦合LDPC码的可靠性难以保证的问题,本文提出了一种基于基模图的全局耦合LDPC码的构造方法。首先建立一个将高斯噪声和突发删除结合的混合突发删除的高斯信道（Gaussian Channel with Burst Erasures,BuEC-G）模型,并讨论了该模型下的信道容量。基于一种全新的边扩展的操作,本文提出了针对规则和非规则LDPC分组码构造基模图全局耦合LDPC码的方法,并称该操作为全局边扩展。通过将高斯近似（Gaussian Approximation,GA）和基模图外信息转移（Protograph-Based Extrinsic-Information-Transfer,PEXIT）分析方法推广到BuEC-G,本文不但证明了 BuEC-G的稳态条件（Stability Condition）,而且提出了一种通过预测全局耦合LDPC码的基模图迭代译码门限来设计结构化全局耦合LDPC码的方法。仿真结果表明,优化后的全局耦合LDPC码与现有好的全局耦合LDPC码相比,能够达到更好的译码门限和性能,并能够逼近BuEC-G的信道容量。（4）针对卫星和地面通信的低时延高可靠业务中,耦合结构LDPC码的译码器难以同时保证可靠性和时延的问题,本文针对多元空间耦合LDPC码提出了一种低时延的列表辅助的滑窗译码策略。仿真结果表明,AWGNC下该列表辅助算法能够在低信躁比区域获得比一般滑窗译码算法更好的性能,而比泛洪译码具有更低的译码时延。针对现有译码策略在低信噪比下译码复杂度高的问题,本文还提出了一种全局耦合LDPC码的改进的两阶段迭代译码策略。数值结果表明,该译码策略能够减少局部译码器在中低信噪比的开销,但并不增加高信噪比下全局译码器的迭代次数。最后本文比较了空间耦合LDPC码（含咬尾）和全局耦合LDPC码（含咬尾）在其代表性典型译码策略下的译码性能、复杂度和时延。

极化（Polar）码是第一类被证明可达二进制输入离散无记忆信道（Binary-input discrete memoryless channels,B-DMC）对称容量的信道编码方案,自被提出后就受到学术界与工业界的广泛关注。SCL译码算法以及各种级联Polar码方案的提出,包括CRC-Polar码,PC-Polar码,Hash-Polar码等,有效地提升了Polar码的误码率性能,使其能够比肩LDPC码,Turbo码等先进信道编码方案。本文首先介绍了Polar码的基本原理,包括Polar码的编码过程及生成矩阵的获取和主要构造方法及常见译码算法,并对比了在不同码构造与译码算法下的误码率性能。为了应对现代通信系统低时延高可靠通信的需求,本文主要研究了Polar码的置信传播列表（Belief Propagation List,BPL）译码算法。首先基于Polar码的误块率上界提出了一种性能良好的适用于BPL译码算法的因子图选择方案;然后针对BPL译码算法的大数逻辑和最小欧式距离路径选择方案,分别提出了一种低时延的优化方案;之后本文提出一种基于后处理的BPL译码算法;最后对于影响Polar码的BPL译码算法的几个因素,本文利用仿真对比了几种路径选择方案对BPL译码算法性能的影响以及构造方法对BPL译码算法性能的影响。为了进一步改进BPL译码算法的性能,本文还研究了级联Polar码的BPL译码算法,主要包括LDPC-Polar码和CRC-Polar码。为了应对未来编译码器的低时延、低功耗、高可靠等特性的需求,本文给出了三种Polar码和LDPC码的编译码融合方案。首先利用Polar码的因子图的稀疏化技术,给出了基于置信传播（Belief Propagation,BP）的Polar码和LDPC码的编译码融合方案,但是这种方案中Polar码的误码率性能甚至与Polar码最原始的BP译码算法的误码率性能仍有一定的差距,为了进一步改善基于BP的Polar码和LDPC码的编译码融合方案中Polar码的译码性能,将BPL译码算法的研究引入到了编译码融合方案中,提出了基于BPL的Polar码和LDPC码的编译码融合方案,并给出了相关的性能仿真,可以看到优化后的方案其性能有了一定程度的改善。之后,针对Polar码和LDPC码均是线性分组码,进而提出了基于有序统计量译码（Ordered Statistic Decoding,OSD）的Polar码和LDPC码的编译码融合方案,由于OSD是一种近似最大似然（Maximum Likelihood,ML）译码的译码算法,因此,基于OSD的Polar码和LDPC码的编译码融合方案可以获得很好的译码性能,但具备较高的复杂度。

变速率低密度校验码是一类可支持不同码率的码,在实际通信中具有非常重要的应用。常见的变速率低密度校验码主要有两种:码长固定的多速率低密度校验码以及信息位长度固定的速率兼容低密度校验码。结合代数和叠加构造方法,通过渐进改变