Magnetic Tunnel Junction의 제조를 위한 Atomic Layer Deposition법을 이용한 Tunnel Barrier의 제조에 관한 연구

项目来源

韩(略)科(略)

项目主持人

이(略)

项目受资助机构

부(略)교

项目编号

1(略)0(略)4(略)

立项年度

2(略)

立项时间

未(略)

研究期限

未(略) (略)

项目级别

国(略)

受资助金额

2(略)0(略).(略)元

学科

未(略)

学科代码

未(略)

基金类别

박(略)외(略)

关键词

未(略)

参与者

未(略)

参与机构

未(略)

项目标书摘要:연구(略)tomic Lay(略)n(ALD)법을 (略) Al,Ti,Hf(略)후,산소 플라즈마(略)Plasma Ox(略) 이용해 14Å (略)형성시켜,재현성 (略)하고,그리고 터널(略)막뿐만 아니라 A(略)등 다층의 산화절(略) 특성을 나타내는(略).① MR rat(略) ② MR rat(略)오차 이내로 제어(略) 최적의 전구체 (略)용하여 최소한의 (略)s를 갖는 sel(略)condition(略)nt partia(略)exposure (略)h tempera(略)바이어스의 크기:(略)CI급 논문 2편(略)   본 연수에서(略)고 있는 Fe50(略)n)반강자성층을 (略)a/NiFe/Fe(略)rromagnet(略)같을 하부-교환바(略) 교환바이어스 효(略)수 있는 조건을 (略) 층에는 우선 T(略)이때의 Ta는 비(略)하지층으로 사용될(略)를 미세하게 하여(略)Soft)한 성질(略)층(Buffer (略) 하게되며,NiF(略)111)배향을 촉(略)eed Layer(略)층박막의 증착 기(略) 실리콘(100)(略)00ű5%)를 (略)mm 크기의 칩((略) 사용하고,아래와(略)웨이퍼 세척을 수(略) ALD(Atom(略)position)(略)에서 행한다.그리(略) 이방성(Unia(略)ic Anisot(略)하기위해 모든 증(略)행한 방향의 40(略) 행하여,시료의 (略)Axis)은 증착(略) 방향에 따라 하(略)으로 결정되도록 (略)SiO2 Wafe(略)iFe(80Å)/(略)oFe(40Å)/(略)e(40Å)/Ni(略)행한다.나.터널배(略)은 Al,Ti,H(略) 후,직류출력 1(略) 산소 분위기에서(略) 플라즈마에 노출(略)Plasma Ox(略) 이용해 14Å (略)형성시킨다.절연장(略)화과정을 포함한 (略)를 유지하면서 진(略) 재현성을 위해 (略)마 형성 전까지의(略)일정하게 제어한다(略) 단일산화절연막뿐(略),Al-Ti 등 (略)제조하여 각각의 (略)터널배리어 성능 (略)막이 형성되는 조(略)iting con(略) 터널배리어에 대(略)partial p(略)osure tim(略)emperatur(略)하고,터널배리어의(略)oughness,(略)ime,annea(略)ature 등에 (略)00Oe의 인가자(略)고 박막의 물리․(略)ipsometry(略) backscat(略)troscopy,(略)MFM,SQUID(略),XRD 등을 이(略)기저항 및 터널장(略) 발생하는 스핀 (略) Dependen(略))현상은 산화막에(略)에 위치한 스핀분(略) 의해 결정되기 (略) 스핀분극율이 곧(略)는 요소이기 때문(略) 산화공정의 제어(略)아니라,동시에 M(略) 난점이 되고 있(略),가장 우수한 특(略)화 조건을 찾고자(略)정시킨 상태에서 (略) 등으로 터널장벽(略) 제조 조건을 구(略)    정보저장기(略)비롯하여 비디오,(略)매우 광범위하게 (略)에는 디지털 TV(略)시스템,홈 멀티미(略)상을 비롯하여 개(略)이르기까지 정보산(略)용범위가 크게 확(略) 있다.이들 정보(略)격하게 요구되는 (略)해서는 대용량 초(略) 대한 요구는 더(略)단된다.특히 마이(略)onal Digi(略)nt),휴대폰,디(略)은 휴대 정보기기(略)초소형의 정보저장(略) 급증할 것으로 (略)정보저장기기의 소(略)필요성이 크게 대(略)이 한 휴대기기에(略)칩형의 비휘발성 (略)것으로 예상된다.(略)보저장기기가 정보(略)경제 및 산업적 (略) 때문에 선진 각(略)분야에 대한 기술(略)총력을 기울이고 (略)장 중에서 현재 (略) 사용되고 있는 (略) 비롯하여 플래쉬(略) 정보저장기기가 (略)치될 것으로 예상(略)의 기술개발은 현(略)업이 행해온 역할(略)유일한 대안이 될(略)RAM 구현을 위(略) 할 핵심기술로는(略)술,자기 소자의 (略) 기존의 반도체와(略)으로 집적화 하는(略)있을 것이다.이와(略)장 유망한 차세대(略)리소자로서 향후 (略)한 거의 모든 정(略)자로서 사용될 것(略) 현재 기술적 우(略)국내 반도체 공정(略)심 소자인 MR (略) 핵심 원천기술의(略)세대 비휘발성 메(略)을 개발함으로써 (略) 국제경쟁력을 확(略) 판단된다.

  • 排序方式:
  • 0
  • /
    (略)
  • 排序方式:
  • 0
  • /