量子状態の位相と論理値の情報を同時に扱う量子回路設計理論の構築

项目来源

日本学术振兴会基金(JSPS)

项目主持人

山下 茂

项目受资助机构

立命館大学

项目编号

24K22298

立项年度

2024

立项时间

未公开

研究期限

未知 / 未知

项目级别

国家级

受资助金额

6500000.00日元

学科

情報科学、情報工学およびその関連分野

学科代码

未公开

基金类别

挑戦的研究(萌芽)

关键词

量子回路設計 ; 論理値 ; 位相 ; 量子ブール回路 ; Relative Phase Toffoli

参与者

未公开

参与机构

立命館大学,情報理工学部

项目标书摘要:当初の予定通り、位相を考慮した論理回路設計に関して再帰的に分解を用いる手法やRelative Phase Toffoliゲートを用いる手法に関して、ベンチマーク実験により提案手法の有効性を確認した。また、当初は計画していなかった、位相を利用した量子回路設計の応用方法として、量子ブール回路設計に応用する手法を考案し、今後の新たな展開が期待できるため。量子ブール回路の設計に、ルックアップテーブル(LUT)ネットワーク合成のための分解手法に基づく合成手法が提案されているが、そこでは相対位相(Relative Phase)は利用されていない。そこで、本研究では、相対位相を用いた分解手法として、シャノン分解やダヴィオ展開を応用した分解手法を用いて任意のブール関数を再帰的に展開する手法を検討した。具体的には、シャノン分解およびダヴィオ展開をベースにしたそれぞれの手法に対して、相対位相の状況によって使用の可否が決まる2種類のコストの違う分解を考案し、それらを状況に応じて交互に利用する手法を考案した。ベンチマーク回路での性能評価を行い、提案手法により多くの場合で既存のLUTネットワーク合成のための分解手法に基づく合成手法に比べて、Tカウントを削減できることを確認した。トフォリゲートは量子ブール回路設計に用いられる論理的なプリミティブであり、相対位相トフォリゲート(Relative-phase Toffoli gate)は、相対位相を付加はするが、トフォリゲートと同じ論理動作を少ないTカウントで行うことができることが知られている。相対位相トフォリゲートは相対位相を付加するため限定された状況でしか利用されていなかったが、本研究では相対位相トフォリゲートにより導入される相対位相をTゲートよりコストの低いSゲートでキャンセルするというアイデアを用いて、相対位相トフォリゲートを多くの場合にトフォリゲートの代わりに利用できる手法を提案した。ベンチマーク回路での性能評価を行い、提案手法により多くの場合で従来よりも多くの場合で相対位相トフォリゲートを利用できるようになりTカウントを削減できることを確認した。位相を用いた量子ブール回路設計手法について効率的な手法を開発したため、今後はその具体的な応用の仕方を検討し、従来よりも量子回路のコストをさらに削減する手法を開発する。Reason:当初の予定通り、位相を考慮した論理回路設計に関して再帰的に分解を用いる手法やRelative Phase Toffoliゲートを用いる手法に関して、ベンチマーク実験により提案手法の有効性を確認した。また、当初は計画していなかった、位相を利用した量子回路設計の応用方法として、量子ブール回路設計に応用する手法を考案し、今後の新たな展開が期待できるため。Outline of Research at the Start:現在までに知られている量子ブール回路の設計では、RTOFの使用は限定された状況に限られている。そこで、本研究では、従来は統一的に扱われていなかった「位相の情報」と「論理値の情報」を同時に設計対象量子回路の設計理論の構築に挑戦し、それにより位相を付加するがコストの小さい量子ゲートを積極的に利用して、従来よりも効率的な量子回路設計手法を開発することを目指す。そのために主に以下の3項目の研究を実施する。1:位相と論理を同時に表現する効率的な手法の考案2:位相と論理を同時に考慮する設計理論の構築3:量子ブール回路の設計手法の開発;

  • 排序方式:
  • 1
  • /
  • 1.Realizing 4-input Functions with the Minimum Toffoli Gate Count

    • 关键词:
    • Boolean functions;Complex networks;Design;Integrated circuit manufacture;Logic circuits;Quantum theory;Surface mount technology;Circuit designs;CNOT gate;Design frameworks;Gate count;Input functions;Quantum Boolean circuits;SMT solver;Sub-circuits;Toffoli gates;Transformation rules
    • Yamashita, Shigeru;Horiyama, Takashi;Yasuda, Norihito;Nakao, Tatsuya
    • 《55th IEEE International Symposium on Multiple-Valued Logic, ISMVL 2025》
    • 2025年
    • June 5, 2025 - June 6, 2025
    • Montreal, QC, Canada
    • 会议

    This paper shows that the minimum number of Toffoli gates to realize any 4-input function is at most five for the first time as far as we know. This result should be not only theoretically interesting but also practically useful because sub-circuits to calculate 4-input functions are used in the practical quantum Boolean circuit design framework based on LUT-network synthesis, and the state-of-the-art heuristic method requires an average of 9.29 Toffoli gates to realize 4-input functions. Because previous SAT-based exact design methods cannot find the minimum number of Toffoli gates to implement a target function, we introduce a novel idea, complex Toffoli gates, which are very useful to significantly reduce the search space to find a quantum Boolean circuit with the minimum number of Toffoli gates; we can successfully formulate the problem as an SMT problem by using complex Toffoli gates, which should be interesting on their own. © 2025 IEEE.

    ...
  • 排序方式:
  • 1
  • /